


# Centralni procesor

## Organizacija centralnog procesora

- Kod prvih generacija procesora glavne komponente CPU-a su bile aritmetičko-logička jedinica (eng. *Arithmetic-Logic Unit, ALU*) i upravljačka jedinica (eng. *Control Unit, CU*).
- Ove i druge funkcije koje poseduju savremeni mikroprocesori se realizuju preko više funkcionalnih jedinica.
- Bez obzira na broj funkcionalnih jedinica procesora, proces izvršavanja instrukcija uključuje:
  - dohvatanje instrukcije i njenu interpretaciju
  - obezbeđivanje argumenata instrukcije
  - čuvanje vrednosti dobijenih pri izvršavanju
  - određivanje naredne instrukcije koja se izvršava



Slika 1: Uprošćena struktura centralnog procesora

Globalne funkcije funkcionalnih jedinica mikroprocesora su:

BCEU *Branch Control Element Unit*. Ova jedinica se koristi pri obradi zahteva za podacima i instrukcijama iz keš memorije, prevodjenje virtualnih u apsolutne adrese, pri implementaciji preklapanja instrukcija, itd. Pored toga ova jedinica sadrži i mikrokod.

IU *Instruction Unit* se koristi za dekodiranje instrukcija i određivanje njihovih komponenti.

AGU *Address Generation Unit* se koristi za generisanje adresa koje treba sačuvati ili sa kojih treba napuniti vrednosti.

LSU *Load/Store Unit* se koristi za prijem i čuvanje podataka pri njihovom čitanju/upisu u L1 keš za podatke. Takodje obezbeđuje poravnanje, konverziju između zapisa brojeva različitih dužina, kao i (na nekim mikroprocesorima) normalizaciju brojeva u pokretnom zarezu.

FX ALU *FiXed point ALU* vrši operacije sa brojevima u fiksnom zarezu (celobojnim i BCD) kao i logičke operacije.

FP ALU *Floating Point ALU* vrši operacije sa brojevima u pokretnom zarezu.

Kod nekih mikroprocesora se ova jedinica koristi za izvršavanje dodatnih skupova instrukcija (npr MMX), dok je kod drugih mikroprocesora jedinica koja izvršava ove dodatne skupove instrukcija (npr. SSE ili Altivec) po strukturi slična FP ALU i vrlo blisko povezana sa njom.


DC *Data Cache*. L1 Keš za podatke.

IC *Instruction Cache*. L1 Keš za instrukcije.

L2I *Cache Level 2 Interface*. Veza ka kešu na nivou 2.

L2C *Level 2 Cache*. Keš na nivou 2. Formalno gledano, on se nalazi van CPU-a i sa njim je povezan posebnom magistralom.

Jedinice su medjusobno povezane internim vezama koje se nazivaju *interne magistrale procesora*.



Slika 2: Uprošćena interna struktura CPU-a

## **Registri**

Registri centralnog procesora se prema nameni mogu podeliti na

1. Registre opšte namene, i
2. Specijalizovane registre.

### **Registri opšte namene**

Optimalan broj registara opšte namene za CISC procesore je u intervalu [8,32], dok je za RISC procesore  $\geq 32$ , i kreće se do nekoliko stotina.

U zavisnosti od dizajna procesora i odgovarajućeg mašinskog jezika, opšti registri se mogu dodatno podeliti prema nameni, npr. na:

- *Akumulatore* za aritmetičko–logičke operacije i čuvanje znakovnih podataka.
- *Indeks registre* koji se koriste za indeksno adresiranje.
- *Pokazivače segmenata* koji sadrže početnu adresu segmenta na računarima sa segmentnim adresiranjem.
- *Pokazivače steka* koji pokazuju na početak memorije koja je odredjena za stek.

## Specijalizovani registri

- Većina ovih registara nije direktno dostupna korisničkim programima.
- Neke od njih koriste samo programi operativnog sistema, dok su drugi dostupni samo na nivou mikrokoda.

Neki od specijalnih registara i njihove funkcije su:

- *Instrukcioni register, IR* koji sadrži poslednju pročitanu instrukciju.
- *Registar memorijskih adresa, RMA* koji sadrži adresu u memoriji iz koje treba preneti sadržaj u PRM ili u koju treba upisati sadržaj iz PRM.
- *Prihvati registar memorije, PRM*. Sadrži reč koja je poslednja pročitana iz memorije ili koju treba upisati u memoriju na adresu koja je sadržana u RMA.
- *Brojač instrukcija, PC* koji sadrži adresu sledeće instrukcije koju treba preneti u procesor.
- *Registar koji sadrži status programa koji se trenutno izvršava, PSW* (eng. *Program Status Word*). Informacije koje sadrži ovaj registar a odnose se na program koji se trenutno izvršava uključuju:
  - Uslovne kodove (eng. *Condition codes, CC*) pri izvršavanju aritmetičkih i logičkih operacija.
  - Postojanje prenosa pri aritmetičkim operacijama.
  - Prekoračenje pri aritmetičkim operacijama i vrstu podataka nad kojima je došlo do prekoračenja (celi brojevi, BCD brojevi).
  - Prekoračenje i potkoračenje pri izvodjenju operacija nad realnim brojevima u ne-IEEE 754 zapisu.
  - Indikatore da li je dozvoljen prekid kao i tip prekida koji je dozvoljen.
  - Indikator da li je tekući program u supervizorskom ili korisničkom režimu rada.
  - Indikator da li je tekuća adresa realna ili je potrebno preračunavati adrese iz programa da bi se dobitile realne adrese.
  - Indikator da li je CPU u stanju čekanja kada ne izvršava ni jednu instrukciju. Ovo stanje može da se promeni jedino pojavom prekida.
  - ...
- *Kontrolni registar pri izvršavanju operacija u pokretnom zarezu, FPC* (eng. *Floating Point Control*). Ovaj registar sadrži informacije vezane za izračunavanja u pokretnom zarezu (tačnije IEEE 754 aritmetiku).
- *Kontrolne registre* koji sadrže specifične informacije za svaku mašinu: tekuće stanje mašine, vektor prekida, postojanje/nepostojanje FPU (npr. na Pentiumu ili PowerPC procesoru), rad u posebnom režimu izvršavanja instrukcija (npr. protected/real mod kod Pentium procesora), itd.

## Mikroprocesori

Mikroprocesor je čip koji sadrži CPU kao i malu količinu memorije koja se koristi za specijalne namene.

## Tehnologija izrade mikroprocesora


### Tranzistori

- Uredjaj sa tri završna priključka (elektrode) koji u računaru može da ima funkciju ili prekidača ili pojačivača.
- Sastoji se od tri sloja poluprovodničkog materijala koji može da provodi električnu struju.
- Obično se kao poluprovodnik uzima silicijum ili germanijum.
- Poluprovodnik dobija specijalna svojstva pomoću hemijskog procesa u kome se meša sa posebnim materijalom koji sadrže višak ili manjak elektrona.
- Ako ima višak elektrona označava kao negativan (“N”)
- Ako ima manjak elektrona označava kao pozitivan (“P”).
- Najčešće korišćeni *bipolarni* i *FET* tranzistori.

## Bipolarni tranzistori

Tri osnove koje sačinjavaju sendvič se nazivaju redom *kolektor* (eng. *Collector*), *osnova* (eng. *Base*) i *emitor* (eng. *Emitter*). Postoje dva tipa bipolarnih tranzistora:

- Tranzistori sa PNP konfiguracijom, kod kojih je izmedju dva P-sloja poluprovodnika smešten jedan N-sloj poluprovodnika, i
- Tranzistori sa NPN konfiguracijom, kada je izmedju dva N-sloja poluprovodnika smešten jedan P-sloj poluprovodnika.




Slika 3: Bipolarni tranzistori i njihovi grafički simboli


## FET tranzistori

Tranzistor sa efektom polja (eng. *Field Effect Transistor, FET*)


Elektrode FET tranzistora se nazivaju *izvor*, *vrata* i *odvod* (slika 4). Vrata, koja predstavljaju kontrolnu elektrodu, su razdvojena od površine poluprovodnika tankim slojem izolacionog materijala. Površina izmedju izvora i odliva se naziva *kanal*. Kanal je napravljen ili od N-tipa ili od P-tipa poluprovodničkog materijala. Najveći broj tranzistora u savremenim računarima je MOSFET (eng. *Metal-Oxide-Semiconductor FET*) tipa.



Slika 4: Tranzistor sa efektom polja



Slika 5: Tranzistor ne propušta struju



Slika 6: Tranzistor propušta struju

## **CMOS tehnologija**

U CMOS tranzistorima (eng. *complementary metal-oxide-semiconductor*) ako se na metalna vrata primeni niska voltaža, prekidač se zatvara i propušta elektricitet. U slučaju primene visoke voltaže, prekidač ostaje otvoren.


## **Čipovi**

Čipovi koje srećemo se mogu grupisati u tri kategorije:


- mikroprocesorski čipovi,
- memorijski čipovi
- logički čipovi koji kontrolisu rad magistrale računara, diskove i druge različite vrste uredjaja.

## **Litografija**

- Umnožavanje matrice na ploče od silicijuma (silicijumske oblane)
- Matrica koja se prenosi sadrži strukturu kompletног čipa uključujući tranzistorе, njihove spojeve i ostale strukture
- Koristi se fotootpornik sastavljen od polimera
- Sa svaki sloj na čipu se na površinu silicijumske oblane nanosi po jedan sloj fotootpornika
- Laserski zrak deluje na fotootpornik i rastvara osvetljene delove
- Na kraju procesa preostali fotootpornik se uklanja pomoću organskog rastvora, dok silicijumska oblana ostaje sa narezanom željenom strukturom na površini.




Slika 7: Silicijumska oblanda sa čipovima vidljivim na površini



Slika 8: Uvećana površina silicijumske oblande. Svaki čip se razdvaja i montira na podlogu


### Neke tehnologije izgradnje bržih čipova

- Tehnologija sa bakarnim vezama
- Niski K-dielektrik
- Grafen
- Ugljenične nanocevi




Slika 9: Primer čipa izrađenog u CMOS 7S tehnologiji. Na slikama se vide šest nivoa veza od bakra

- Silicijum na izolatoru



Slika 10: Efekat umetanja izolatora u MOS tranzistor



Slika 11: SOI tehnologija i klasična CMOS tehnologija u odnosu na Murov zakon

# CISC i RISC arhitekture mikroprocesora

## Neke osobine RISC procesora

Karakteristike ponašanja tadašnjih CISC procesora i programa koji su radili na njima:

- Naredbe koje su se najčešće javljale u programima su bile naredbe dodele, uslovna naredba i poziv potprograma. Takođe, pronađeno je da su poziv i povratak iz procedure operacije koje zahtevaju najviše vremena u tipičnim programima pisanim na višim programskim jezicima.
- Referisanje na operative se obavlja kao referisanje na lokalne skalarne vrednosti. Na osnovu toga je zaključeno da je nužna optimizacija procesa zapisivanja i pristupa lokalnim promenljivim.
- Pri pozivu procedura oko 98% procedura je prenosilo manje od 6 argumenta, a čak kod 92% procedura su ti argumenti bili lokalni. Ovi rezultati govore da broj reči potreban pri pozivu procedure nije veliki, kao i da treba obratiti pažnju na pristup argumentima, čime su potvrđeni raniji rezultati.

Iz rezultata studija su sledila tri načina za poboljšanje performansi:

1. **Povećanje broja registara.** Uočeno je da u analiziranim programima postoji jako veliki procenat naredbi dodeljivanja i pomeranja podataka. Ova karakteristika zajedno sa skalarnim tipom podataka sugerisala je da se performanse mogu poboljšati smanjenjem referisanja memorije i, umesto toga, povećanjem referisanjem registara. Kako je najveći broj takvih referenci lokalni, jedan od praktičnih prilaza je bio povećanje broja registara.
2. Poboljšanje dizajna **preklapanja instrukcija**. Obzirom na visoki procenat uslovnih skokova i poziva procedura uobičajeni način implementacije preklapanja nije efikasan. Posledica uslovnih skokova i poziva procedura je postojanje velikog broja instrukcija koje su dohvaćene ali se nikada ne izvršavaju.
3. **Smanjen broj osnovnih instrukcija.** Sa smanjenim brojem osnovnih instrukcija jednostavnije je konstruisati mikroprocesor (koji je po definiciji na jednom jedinom čipu), manje vremena se troši na prepoznavanje instrukcija i instrukcije su brže jer se izvršavaju u jednom ciklusu.

Najpoznatiji proizvodjači RISC čipova su firme Motorola (88000, ..., PowerPC), Silicon Graphics (MIPS R1000, R3000, R4000, ..., R12000), Digital (Alpha), Hewlett Packard (PA-RISC 8200,...,8600), Sun Microsystems (Micro SPARC i ULTRA SPARC) i IBM (RS/6000 i PowerPC).

Osobine RISC procesora koje su zajedničke bez obzira na proizvodjača:

1. Izvršavanje (bar) jedne mašinske instrukcije za jedan mašinski ciklus. Ovim se smanjuje ili eliminiše potreba za mikrokodom i kompletna mašinska instrukcija može da bude hardverski kodirana. Takva instrukcija se izvršava brže od odgovarajućih instrukcija CISC procesora jer nema potrebe za vršnjem mikroprogramske kontrole.
2. Najveći broj mašinskih operacija je tipa registar-u-registar što rezultuje upršćenom upravljačkom jedinicom. Takodje, ovakva arhitektura omogućuje optimizaciju upotrebe registara tako da argument kome se često pristupa ostaje u brzoj memoriji od koje su napravljeni registri.
3. Upotreba relativno malog broja načina adresiranja. Najveći broj instrukcija RISC procesora koristi registarsko adresiranje. Pored njega mogu da se javi i drugi načini adresiranja kao npr. adresiranje sa baznim registrom i udaljenjem, i/ili relativno adresiranje u odnosu na programski brojač. Ostali kompleksniji načini adresiranja se realizuju softverski.  
Ova osobina takodje ima uticaj na jednostavnost konstrukcije upravljačke jedinice čime se povećava brzina rada.
4. Upotreba jednostavnih formata instrukcija. U opštem slučaju se koristi samo nekoliko različitih formata instrukcija. Instrukcije su fiksne dužine i obično su poravnate na granicu reči, što znači da ne prelaze granice stranica. Polja u instrukcijama (npr. kod operacije) su takodje fiksne dužine što omogućuje istovremeno dekodiranje operacionog koda i pristup operandu instrukcije. Takodje, mali broj formata pojednostavljuje upravljačku jedinicu.

Prednosti RISC procesora u odnosu na procesore izvedene u CISC tehnologiji se mogu podeliti u dve grupe:

1. Jednostavnija konstrukcija. Zbog manjeg broja instrukcija i jednostavnije strukture vreme potrebno za dizajniranje i uvodjenje takvog procesora u komercijalnu upotrebu je znatno kraće.
2. Bolje performanse. RISC čipovi poseduju znatno bolje performanse od CISC čipova koji rade na istim brzinama. Za RISC mikroprocesore je jednostavnije definisati prevodiće koji formiraju mnogo optimalniji kod nego za CISC mikroprocesore. Veliki broj instrukcija koje generišu prevodioci je relativno jednostavan. Upravljačka jedinica može da se napravi da za ovakve instrukcije koristi vrlo malo mikrokodiranja, tako da se one izvršavaju brže nego na odgovarajućim CISC procesorima.

## Časovnik, reč i magistrala


Brzinu i snagu 'tradicionalnih' čipova određuju tri veličine: brzina časovnika, veličina reči i širina magistrale.

**Brzina časovnika** se odnosi na ritam sistemskog časovnika koji je obično smešten na mikroprocesorski čip. Brzina časovnika se meri u megahercima (MHz), pri čemu je 1MHz ekvivalent milion pulseva u sekundi.

**Magistrala** (eng. *bus*) je 'staza' ili veza kojom se prenose elektronski impulsi koji formiraju bitove u mikroprocesor i sistemsku jedinicu. Postoje tri osnovna tipa magistrala:

1. Magistrala adresa (eng. *address bus*) prenosi signale koji se koriste za određivanje adrese u primarnoj memoriji.
2. Magistrala podataka (eng. *data bus*) prenosi podatke od/ka primarnoj memoriji.
3. Magistrala kontrole (eng. *control bus*) prenosi signale koji kažu računaru da 'čita' ili 'piše' podatke sa ili na određenu memorijsku adresu ulazni ili izlazni uredjaj.

## Primeri mikroprocesorskih arhitektura



Slika 12: PowerPC 750CX

	CPU	Godina objavljivanja	Frekvencija časovnika (MHz)	Dužina magistrale (bita)	Keš		Adresiva memorija	Broj tranzistora
					L1	L2		
16-bitni procesori	8086	1978.	5-12	16	–	–	1MB	29000
	8088	1979.	5-12	8	–	–	1MB	29000
	80286	1982.	5-12	16	–	–	16MB	134000
32-bitni procesori	80386	1985.	12-40	32	–	–	4GB	275000
	80486	1989.	20-100	32	8KB		4GB	1200000
	Pentium	1993.	60-166	64	16KB		4GB	3100000
	Pentium Pro	1995.	60-200	64	16KB	512KB	64GB	5500000
	Pentium MMX	1996.	166-233	64	32KB	512KB	4GB	4500000
	Pentium II	1997.	233-450	64	32KB	512KB	4GB	7500000
	Celeron	1998.	266-933	64	32KB	128KB	4GB	7500000
	Pentium II XEON	1998.	400-450	64	32KB	2MB	64GB	7500000
	Pentium III	1999.	500-1000	64	32K	512KB	4GB	10500000
	Pentium III XEON	1999.	600-1000	64	32KB	2MB	64GB	10500000
	Pentium 4	2000.	1300-3200	64	32KB	256KB	4GB	55000000

Tabela 1: Osnovni modeli Intel mikroprocesora familije 80x86

	PowerPC Procesori					
	601	603e	604e	620	740/750	750CXe
Godina objave	1993.	1995.	1997.	1994.	1997.	2001.
Časovnik (MHz)	50-135	100-300	166-350	133	200-500	500-700
Broj tranzistora	2,8M	2,6M	5,1M	7M	6,35M	21,5M
Keš						
L1/instrukcije	32KB	16KB	32KB	32KB	32KB	32KB
L1/podaci	KB	16KB	32KB	32KB	32KB	32KB
L2 keš (max)	–	–	–	128MB†	1MB	256KB
Širina magistrale (bita)						
Podaci	64	64	64	128	64	64
Adrese	32	32	32	40	32	32


†Keš je bio van čipa.

Tabela 2: Karakteristike nekih modela serije 6xx/7xx familije PowerPC

Godina objave	2002.
Pušten u prodaju	2003.
Časovnik (GHz)	1.4–2.0
Broj tranzistora	58M
Brzina interne magistrale	900MHz
Keš	
L1/instrukcije	64KB sa kontrolom parnosti
L1/podaci	32KB sa kontrolom parnosti
L2 keš (interni)	512KB sa ECC kontrolom
Veličina adrese (bita)	
Efektivna	64
Realna	42
Funkcionalnih jedinica	10
Dohvata 8 instrukcija po ciklusu	
Izvršava 5 instrukcija po ciklusu	

Tabela 3: Karakteristike PowerPC 970 procesora

## Familije IBM S/390 i z serija



S/390 Mikroprocesori, 32-bitna arhitektura						
Generacija	G1	G2	G3	G4	G5	G6
Godina objavljanja	1994.	1995.	1996.	1997.	1998.	1999.
Časovnik			300MHz	400MHz	500MHz	637MHz
Broj tranzistora po procesoru			6M	7.8M	25M	25M
L1 keš	16KB	16KB	32KB	64KB	256KB	256KB
L2 keš po procesoru	96KB	384KB	256KB			
L2 keš po MCM				2MB	8MB	16MB
Mašinski ciklus (ns)		12.0	6,6–5,9	3,3–2,7	2,6–2,0	1,8–1,57
MIPS-a po procesoru	15	22	48	63	156	205
Procesora po SMP konfiguraciji	11	22	45	63	152	201
MIPS-a po SMP konfiguraciji	60	165	325	450	1069	1614
Broj procesorskih jedinica na MCM						
Ukupno	6	11	12	12	12	14
CP (max)	5	10	10	10	10	12
SAP (max)	1	1	6	6	5	5
ICF CP (max)			2	2	7	9

Nastavak tabele na sledećoj strani

z serija, 64-bitna arhitektura					
Model procesora	z900	z800	z990	z890	z9
Godina objavljivanja	2000.	2002.	2003.	2004.	2005.
Časovnik	769MHz	920MHz	1.2GHz	1.0GHz	1.7GHz
Broj tranzistora po procesoru	47M	44M	122M	122M	660M
Tehnologija izrade	189nm	189nm	130nm	130nm	90nm
L1 keš	512KB	512KB	512KB	512KB	
L1 keš/jezgri					256KB+ 256KB
L2 keš po MCM	16MB	8MB	32MB	40MB	40MB
Mašinski ciklus (ns)	1.3	1.6	0.83	1.0	0.58
Podržana memorija	64GB	32GB	64GB	32GB	512GB
MIPS-a po procesoru	286	181	450	366	580
Procesora po SMP konfiguraciji	16	4	32	4	54
MIPS-a po SMP konfiguraciji	3303	612	9060	1365	17800
Maksimalan broj procesorskih jedinica na MCM					
Ukupno	20	5	16	5	64
CP (max)	16	4	12	4	64
SAP (max)	5	1	10	1	8
ICF CP (max)	15	1	8	4	16
IF Linux	15	1	8	4	54
zAAP			8	4	27
zIIP					27
Model procesora					
Godina objavljivanja	z10	z196	z114	zEC12	zBC12
Godina objavljivanja	2008.	2010.	2011.	2012.	2013.
Časovnik	4.4GHz	5.2GHz	3.8GHz	5.5GHz	4.2GHz
Broj tranzistora po procesoru	994M	1400M	1400M	2750M	2750M
Tehnologija izrade	65nm	45nm	45nm	32nm	32nm
Broj jezgara po procesoru	4	4	4	6	6
L1 keš/jezgri	64KB(I) + 128KB(D)	64KB(I) + 128KB(D)	64KB(I) + 128KB(D)	64KB(I) + 96KB(D)	64KB(I) + 96KB(D)
L1.5 keš/jezgri	3MB				
L2 keš po procesoru		1.5MB	1.5MB	1MB(I) + 1MB(D)	1MB(I) + 1MB(D)
L2 keš po MCM	48MB				
L3 eDRAM keš po čipu		24MB	12MB	48MB	24MB
L4 eDRAM keš po okviru		192MB	96MB	384MB	384MB
Mašinski ciklus (ns)	0.227	0.190	0.26	0.178	0.24
Podržana memorija	1.5TB	3TB	248MB	3TB	496GB
Podržana fleš Express memorija				6.4TB	5.6TB
MIPS-a po procesoru	920	1200	782	1500	1064
Procesora po SMP konfiguraciji	64	80	5	101	6
MIPS-a po SMP konfiguraciji	30657	52286	3140	78426	8733
Maksimalan broj procesorskih jedinica na MCM/SCM					
Ukupno	77	96	16	120	18
CP	64	80	5	101	6
SAP	11	32	4	32	4
ICF CP	16	16	10	101	13
IF Linux	64	80	10	101	13
zAAP	32	40	5	50	8
zIIP	32	40	5	50	8
Rezervni		2	2	2	2
Rezervisan (IFP)				1	1

Tabela 4: Karakteristike nekih mikroprocesora familija S/390 i z serije

## **Struktura S/390 i mikroprocesora z serije**


Čip je integriran na procesorskoj ploči (slika 13)

- *Single-Chip-Module, SCM*)
- *Multi-Chip-Module, MCM*)

Na modulu se nalaze čipovi


- sa procesorskim jedinicama (PU) koji mogu da budu:
  - centralni procesori (CP);
  - pomoćni procesori (eng. *System Assist Processor, SAP*) sa posebnom vrstom koda (LIC, eng. *Licensed Internal Code*) koji omogućuje ovim procesorima izvodjenje U/I operacija. Njihova funkcija je slična funkciji ulazno/izlaznih procesora na sistemima sa bipolarnim procesorima;
  - procesori za interni rad u paru (eng. *Internal Coupling Facility, ICF*), radi veće pouzdanosti računarskog sistema u slučaju otkaza nekog od procesora;
  - procesori sa internom podrškom za Linux (eng. *Internal Facility for Linux*).
- čipove za kontrolu memorije (eng. *Storage Control, SC*);
- čipove za memorisanje podataka (eng. *Storage Data, SD*) sa L2 kešom. L2 keš (kod procesora G5, G6 i Z900) je deljen na nivou klastera, pri čemu veličina klastera zavisi od modela računara;
- čip sa časovnikom (eng. *clock*);
- čipove sa adapterom za memorijsku magistralu (eng. *Memory Bus Adapter, MBA*);
- procesore za kripto-zaštitu (eng. *Crypto Processor, CRP*).
- čip sa mikrokodom (eng. *Integrated Firmware Processor, IFP*) koji se koristi za kontrolu uređaja.
- z *Application Assist Processor* (zAAP)- vrlo slični SAP procesorima; koristi se kao podrška aplikacijama koje koriste Java-u i XML
- z *Integrated Information Processor-i* (zIIP) - namena im je poboljšanje optimizacije korišćenja resursa i snižavanje cene obrade poslova.

Struktura, tip i broj čipova na MCM-u variraju u zavisnosti od tipa mikroprocesora. Takodje, ne moraju svi čipovi da postoje na MCM-u za svaki tip procesora, niti sva mesta za čipove moraju da budu popunjena. Na primer, na slici 13 je prikazan izgled MCM-a za G5 mikroprocesor koji ne sadrži čipove sa internom podrškom za Linux.



Slika 13: Struktura MCM-a zEC12 modela


## Pakovanje mikroprocesora



Slika 14: 40-to iglično DIP pakovanje



Slika 15: Pentium sa keramičkim PGA




Slika 16: Pentium II (microPGA pakovanje)


Slika 17: Celeron



Slika 18: Pentium 3 sa kertridž pakovanjem



Slika 19: FC-PGA pakovanje procesora (Pentium III)



Slika 20: FC-BGA pakovanje procesora